Frage zur Angabe von Hausaufgaben 2.1

[Polaris]

Hausaufgabe 2.1
Modul device:
Soll unsere Implementierung selbst ein Request-Signal im device generieren oder sollen wir annehmen, dass es vorhanden ist? (in der Testbench dann von extern aus setzen)
Modul busmaster:
Soll unsere Implementierung selbst ein Grant-Signal im busmaster generieren oder sollen wir annehmen, dass es vorhanden ist? (in der Testbench dann von extern aus setzen)

[Gallontzke]

Ich verstehe das so, dass wir das in der Testbench einfach anlegen sollen.
Ein Kommentar von offizieller Seite fänd ich aber auch gut.
LG

[Thorti]

Hallo,

die Schnittstelle der Module ist doch in der Aufgabenstellung vorgegeben. Demnach kommen die Signale aus den Modulen.

Gruß
Thorsten

[phr43k]

ist das reset signal global, also gilt es für die devices und den busmaster gleichzeitig?

[Thorti]

ist das reset signal global, also gilt es für die devices und den busmaster gleichzeitig?

Ja.

[Gallontzke]

bezieht sich die aufgabe b) auf Verilog Probleme oder ist sie ganz allgemein zu verstehen?

[Thorti]

bezieht sich die aufgabe b) auf Verilog Probleme oder ist sie ganz allgemein zu verstehen?

Allgemein auf das Daisy-Chain-Verfahren (aberfalls Ihre Implementierung besondere Einschränkungen hat, sollten diese natürlich auch erwähnt werden).

Gruß
Thorsten

[Polaris]

Hallo,

die Schnittstelle der Module ist doch in der Aufgabenstellung vorgegeben. Demnach kommen die Signale aus den Modulen.

Gruß
Thorsten

Okay, aber unter welchen Voraussetzungen soll denn im Busmaster das grant Signal und im Device das request Signal geschaltet werden?
Wir wissen ja gar nicht, welche Bedingungen das Device hat bis es das nächste Mal requesten will bzw. wann der Busmaster das nächste Mal ein Datum akzeptieren soll.

[Thorti]

Hallo,

das könnt (bzw. sollt) ihr selbst modellieren. Es soll in der Simulation sichtbar sein, wie die Zugriffe verteilt werden, also nicht immer alle senden. Ob das über einen Counter in den Modulen oder über ein initial gelöst wird ist egal (oder irgendwie anders).
Das Erstellen von sinnvollen Testmethoden ist Teil der Aufgaben, sie sind bewusst so "schwammig" gestellt.

Gruß
Thorsten

[xu43uhub]

Hallo,

Mich würde interessieren, ob die Schnittstelle des Busmasters auch wie folgt abgeändert werden darf:

Code: Alles auswählen

module busmaster #(max_dev_nr) ( ...);  // Rest wie in Aufgabe gegeben 

Ob man dem Busmaster also bei der Instantiierung sagen darf, wie viele Geräte man an ihn anschließen wird. Ich habe zur Zeit nämlich das Problem, dass ich bisher keine elegante Lösung finde, dem Busmaster mitzuteilen, dass zu einem Zeitpunkt gerade das _letzte_ Gerät aus der Daisy-Chain den Bus belegt..

Wäre super, wenn mich hierzu jemand aufklären könnte

Grüße

[SimonH]

Hallo,

die Vorgegeben Schnittstellen nehmen ja ausser dem Takt- und Reset-Signal keine Daten von Aussen auf.

Wie sollen wir denn dann Testdaten anlegen? In der Testbench ist das dann ja nicht möglich sondern nur in den Devices selbst.

Oder darf man die Devices noch um eingehende Datenleitungen erweitern die die Testdaten aufnehmen?

Grüße,
Simon

[Thorti]

In der Testbench ist das dann ja nicht möglich sondern nur in den Devices selbst.

So war es eigentlich gedacht.

Gruß
Thorsten

[oreon]

Muss dann das Device Module synthetisierbar bleiben, mit dem "Request-Generator-Code"?

Sind ja sowieso nur völlig fiktive Devices.

[Thorti]

Nein, das muss nicht synthetisierbar sein.

[Kai.S]

Arbeitet sich das grant-Signal auch nur mit der Clock durch die Daisy-Chain? Eher nicht, oder? Sonst dauert es bei einer langen Chain ja ewig, bis es am Ende ankommt...

Aber der Busmaster gibt er mit der Clock aus?