Praktikum - Verilog

jack_90
Mausschubser
Mausschubser
Beiträge: 75
Registriert: 29. Sep 2009 22:38
Wohnort: Darmstadt
Kontaktdaten:

Praktikum - Verilog

Beitrag von jack_90 »

Im Interface des Moduls sind folgende inputs deklariert:
input regdst, fpuregwritemux, fpu_regwrite
mir ist nicht so klar für was diese Inputs überhaupt vorhanden sind; auch die Antwort des Tutors in der Sprechstunde half mir nicht so richtig weiter.
Der war wahrscheinlich auch überfördert mit den vielen Anfragen. :wink:
Mir erscheint das ein bißchen doppelt gemoppelt, da aus dem [31:0] instruction ja schon hervorgeht, was gemacht werden soll.
EiSE Tutor WS 12/13

michi
Nichts ist wie es scheint
Beiträge: 23
Registriert: 27. Nov 2008 19:58

Re: Praktikum - Verilog

Beitrag von michi »

Grüß dich,

man kann das auch anhand der Instruktion festlegen, bzw wird letztendlich auch so gemacht. Im richtigen Prozessor übernimmt die Control Unit die Aufgabe den opcode zu dekodieren.
Das wird euch im Praktikum abgenommen und ihr bekommt direkt die Steuersignale.

Was die einzelnen Signale machen sollte durch die Kommentare und die Belegungstabelle auf der Angabe klar sein.

Ich hoffe das hilft dir weiter als die Antwort in der Sprechstunde,
Michi

jack_90
Mausschubser
Mausschubser
Beiträge: 75
Registriert: 29. Sep 2009 22:38
Wohnort: Darmstadt
Kontaktdaten:

Re: Praktikum - Verilog

Beitrag von jack_90 »

ah okay, das errinnert mich an die Steuereinheit die heut in der Vorlesung vorkam.
D.h. wir können davon ausgehen, dass uns die Signale "richtig" übergeben werden.
Wenn wir zb in ein von uns angelegtes register schreiben wollen, werden die Steuersignale "automatisch" angepasst?
EiSE Tutor WS 12/13

Thorti
BSc Spammer
BSc Spammer
Beiträge: 1047
Registriert: 1. Dez 2003 11:52
Wohnort: Frankfurt
Kontaktdaten:

Re: Praktikum - Verilog

Beitrag von Thorti »

Hallo,
jack_90 hat geschrieben:ah okay, das errinnert mich an die Steuereinheit die heut in der Vorlesung vorkam.
Ja, genau dort ist das implementiert. Ich habe das schon vorgegeben, damit es einfacher ist und weil das erst jetzt in der Vorlesung drankommt.
D.h. wir können davon ausgehen, dass uns die Signale "richtig" übergeben werden.
Wenn wir zb in ein von uns angelegtes register schreiben wollen, werden die Steuersignale "automatisch" angepasst?
Die Steuersignale werden aufgrund des Befehls gesetzt. Wenn ihr sie nicht verwenden wollt, sondern selbst welche aus dem Befehl (instruction[31:0]) generieren wollt ist mir das auch Recht.

Gruss
Thorsten
Assistent zur Vorlesung TGDI im WS 11/12

jack_90
Mausschubser
Mausschubser
Beiträge: 75
Registriert: 29. Sep 2009 22:38
Wohnort: Darmstadt
Kontaktdaten:

Re: Praktikum - Verilog

Beitrag von jack_90 »

ich glaub so langsam versteh ich das ganze^^
Danke für die antworten 8)
EiSE Tutor WS 12/13

Antworten

Zurück zu „Archiv“