Transmission-Gate

Benutzeravatar
igor.a
BASIC-Programmierer
BASIC-Programmierer
Beiträge: 143
Registriert: 28. Sep 2009 16:05

Transmission-Gate

Beitrag von igor.a »

Folgendes irritiert mich ein wenig:

Bei einem Transmission-Gate sind ein nMOS und ein pMos parallel geschaltet und der nMOS mit dem gate (EN) bzw der pMOS mit dem invertierten Gate (!EN) verbunden. Wenn EN = 1 , schalten sie beide durch. Nun ist es aber so, dass der pMOS z.B. eine gesendete 1 gut durchgibt, der nMOS hingegen nicht und somit einen "kleineren" Wert ausgibt.

Gibt das nicht einen Kurzschluss aufgrund der Spannungsdifferenz?

Ragnar
Mausschubser
Mausschubser
Beiträge: 63
Registriert: 21. Okt 2009 19:15

Re: Transmission-Gate

Beitrag von Ragnar »

kurze antwort: nein
lange antwort: einen kurzschluss gibt es, wenn du ein kabel zwischen zwei verschiedenen spannungsquellen legts (z.b. an die beiden pole einer batterie), in diesem fall ist es aber die selbe quelle (die nur über 2 verschieden gute 'kabel' geleitet wird, was vermutlich sogar bedeutet, dass durch das schlechtere 'kabel' garnkein strom fließt. damit bin ich mir aber nicht ganz sicher, da solltest du besser einen e-techniker oder sowas fragen :-)

femu
Mausschubser
Mausschubser
Beiträge: 73
Registriert: 12. Sep 2009 19:21

Re: Transmission-Gate

Beitrag von femu »

Kurzschluss ist doch dann, wenn ein zu großer Strom durch eine Schaltung fließt?

Seh ich das richtig:

Code: Alles auswählen

A  EN  nMos            pMos         B
0  0   kein Strom      wenig Strom  0
0  1   kein Strom      wenig Strom  0
1  0   kein Strom      wenig Strom  0
1  1   bisschen Strom  viel Strom   1

(kein < wenig < bisschen < viel)
Ich weiß nicht mehr genau, wie das damals in Physik war, aber ich glaube das ist ähnlich dem, was passiert, wenn man zwei verschiedene Wiederstände parallel schaltet. Da teilt sich halt der Strom auf.

An jemanden, der sich damit auskennt: Gibt es in dem Fall wirklich eine Spannungsdifferenz? Ich würde vermuten, dass die Spannung überall so hoch wie bei A ist, wenn das Transmission-Gate offen ist und überall 0, wenn es zu ist. Was ist überhaupt eine "Spannungsdifferenz"? Ich weiß nur, dass eine Spannung durch eine Ladungsdifferenz entsteht. Aber das Wort gibts anscheinend.

Und noch was: Kann man ein Transmission-Gate nicht auch als AND-Gate auffassen? Das hätte dann noch weniger Transistoren als NAND + NOT.


Argh! Ich will lieber einen mechanischen Computer bauen - die sind vielleicht langsamer aber dafür haben die nicht so zimperliche und unlogische Transistoren.

babalone
Neuling
Neuling
Beiträge: 7
Registriert: 29. Jul 2009 17:06

Re: Transmission-Gate

Beitrag von babalone »

Das Transmission-Gate ist kein AND, weil nen AND setzt den Ausgang auf 0, wenn nicht beide Eingänge auf 1 sind.
Das Transmissiongate setzt aber keinen Wert mehr bei B, wenn EN=0. Wenn das Transmission-Gate von A=1, EN=1 nach A=1, EN=0 wechselt bleibt der Zustand bei B=1.

fhirschmann
Windoof-User
Windoof-User
Beiträge: 33
Registriert: 20. Jul 2009 20:34
Kontaktdaten:

Re: Transmission-Gate

Beitrag von fhirschmann »

Einen Kurzschluss gibt es, wenn der Widerstand zwischen den Polen einer Spannungsquelle gegen Null geht. Um "Nullen" und "Einsen" gut zu leiten, muss der Widerstand gegen Null beim "leiten" der 1, und gegen Unendlich beim "leiten" der 0 gehen. Wenn also Spannung am Gate anliegt, sind die Ein- und -Ausgänge (schlechte Bezeichung, hier kann der Strom in beide Richtungen gut fließen) miteinander verbunden. Was man allerdings mit diesem "Schalter" macht, ist eine andere Sache. Ist wohl so ähnlich wie ein Relais, nur nicht mechanisch.

Die Aussage "leitet 1 schlecht weiter" und "leitet 0 schlecht weiter" ist wohl ein wenig schwammig - mit Ersterem ist wohl eher gemeint, dass der Widerstand des nMOS leider nicht gegen 0 geht, und deswegen auf dem Weg zur anderen Seite etwas verloren geht und beim pMOS ist der Widerstand nicht groß genug, so dass sich immer noch eine geringe Spannung rübermogelt. Wenn man nun beide in einem Transmission Gate kombiniert, wird im einen Fall der hohe Widerstand des nMOS bei g=0 ausgenutzt, um die Spannung gut weiterzuleiten und im anderen Fall der geringe Widerstand des pMOS bei g=0. Will man also, dass das Gate ein Signal gut leitet, wird der meiste Strom über den pMOS bei g=0 gehen, und ganz klein wenig auch noch über den nMOS bei g=1 (das aber wohl nicht wirklich relevant ist). Im anderen Fal ist es dann eben genau anders herum. So habe ich das zumindest verstanden.

femu
Mausschubser
Mausschubser
Beiträge: 73
Registriert: 12. Sep 2009 19:21

Re: Transmission-Gate

Beitrag von femu »

babalone hat geschrieben:Das Transmission-Gate ist kein AND, weil nen AND setzt den Ausgang auf 0, wenn nicht beide Eingänge auf 1 sind.
Das Transmissiongate setzt aber keinen Wert mehr bei B, wenn EN=0. Wenn das Transmission-Gate von A=1, EN=1 nach A=1, EN=0 wechselt bleibt der Zustand bei B=1.
Was ist dann der Unterschied zu einem tristate buffer? Ist das jetzt vielleicht das selbe, wie ein transmission gate? Wahrscheinlich nicht, weil es ja unterschiedliche Namen hat.

fhirschmann
Windoof-User
Windoof-User
Beiträge: 33
Registriert: 20. Jul 2009 20:34
Kontaktdaten:

Re: Transmission-Gate

Beitrag von fhirschmann »

Zusätzlich zum anderen Namen kann ein Tristate Buffer doch auch noch das Z. :-)

Antworten

Zurück zu „Archiv“