folgende frage...in vielen älteren klausuren tauchen immer wieder ähnliche aufgaben mit den steuerwerken,
Code: Alles auswählen
Aufgabe 7: Schritt-Steuerwerk (5+5 Punkte)
Gegeben ist ein Verilog-Programm für ein Schritt-Steuerwerk.
module ssw(t, h, clk);
input clk, h;
output t;
reg s0, s1;
initial
begin
s0 <= 1;
s1 <= 0;
end
assign t = s0;
always @(posedge clk)
begin
s0 <= (s0 & ~h) | (s1 & h);
s1 <= (s0 & h) | (s1 & ~h);
end
endmodulenicht beantworten...weiß einer wie ich da vorgehe?
ich hätte vermutet man müsste zunächst 'ne wahrheitstabelle aufstellen bezüglich der 2 zustände und daraus dann
'ne boolsche formel ableiten und diese anschließend dann mit verilog beschreiben, aber bin mir da überhaupt nicht
sicher ob das der richtige ansatz dazu wäre
. Also mach die keine Gedanken, ob das D-FF korrekt gezeichnet ist. Zu Not mach ich nur einen leeren Kasten und schreibe mit Pfeil neben dran "Das ist ein D-FF."
)
darf echt nicht passieren in der klausur 
