Aufgabe 6.3 Serienparallete Mul -> Frage zu XV und YV

Benutzeravatar
Tigger
Kernelcompilierer
Kernelcompilierer
Beiträge: 404
Registriert: 26. Okt 2007 17:35
Wohnort: Hofheim
Kontaktdaten:

Re: Aufgabe 6.3 Serienparallete Mul -> Frage zu XV und YV

Beitrag von Tigger »

tmx-master hat geschrieben: Etwas verwirrend ist dann aber, dass man das Vz des Ergebnisses festhält (pv). Das ist ja dann gar nicht notwendig, denn das Ergebnis stellt doch nach dem Algo (als Beispiel dient Folie 3-53) genau das Endergebnis dar. Wozu dann noch pv festhalten und ausgeben? Versteh ich nicht.
Du kannst ja mit der serienparalelen Multiplikation nur positive Zahlen (also die Beträge) verrechnen (siehe 3-54). Deswegen musst du das Vorzeichen separat berechnen und Ausgeben.

tmx-master
Sonntagsinformatiker
Sonntagsinformatiker
Beiträge: 253
Registriert: 25. Okt 2006 17:44

Re: Aufgabe 6.3 Serienparallete Mul -> Frage zu XV und YV

Beitrag von tmx-master »

Hmm, stimmt natürlich. Also sind auch nur die Stellen ohne Vz zu bearbeiten. Dann stimmt ja auch 3-53: 10000111 = 135 und zusammen mit dem "gemerkten" Vz für das Ergebnis hat man dann -135 (und aber auch eine Stelle mehr für die Darstellung der Zahl (2n + 1 in dem Fall).

Nebenfrage: Wir shiftet man in Verilog (logisch mit << und >>, aber arithmetisch (also mit OV von links rein (shr)).

Und noch was (3-52): Was bedeutet in Zustandsdiagramm der Ausdruck <-H_P(n:2) und bedeutet das fi im gleichen Kasten?
Gruß TM

Wolfgang
Dozentin/Dozent
Beiträge: 359
Registriert: 21. Apr 2004 17:54

Re: Aufgabe 6.3 Serienparallete Mul -> Frage zu XV und YV

Beitrag von Wolfgang »

Hallo,

den Shift kannst Du in Verilog HDL über eine Konkatenation machen

z.B.:
...
reg [3:0] SHIFT;

SHIFT <= {SHIFT[2:0], SHIFT[3]};

Das "fi" kommt glaub ich aus dem HDL von Herrn Hoffmann und beendet eine "if" Abfrage :-)

Gruß und euch allen viel Erfolg

Wolfgang

tmx-master
Sonntagsinformatiker
Sonntagsinformatiker
Beiträge: 253
Registriert: 25. Okt 2006 17:44

Re: Aufgabe 6.3 Serienparallete Mul -> Frage zu XV und YV

Beitrag von tmx-master »

Wolfgang hat geschrieben:Hallo,
den Shift kannst Du in Verilog HDL über eine Konkatenation machen
z.B.:
...
reg [3:0] SHIFT;
SHIFT <= {SHIFT[2:0], SHIFT[3]};
Sehr pfiffig. 8) Da kann nur der Profi persönlich am Werk sein.
Gruß TM

Antworten

Zurück zu „Archiv“