Aufgabe 1.6: Multiplexer

[oren78]

hallo,

kleine verständnisfrage, ein 2bit mux, so wie in der aufgabenstellung dargestellt sieht doch wie folgt aus, richtig? http://halvani.de/twobit_mux.gif
sodas wir als ausgangsgleichung (also: q) das hier bekommen: http://halvani.de/formelansicht.gif, richtig ?

warum bekommen die dann in der mulo das hier:

Code: Alles auswählen

module multiplexer(d, sel, q);
  input [3:0] d;
  input [1:0] sel;
  output q;
  assign q = (sel == 0)? d[0] : (sel == 1)? d[1] : (sel == 2)? d[2] : d[3];
endmodule

oder mit anderen worten ist meine lösung richtig ? (wenn auch etwas länger )

[tmx-master]

Hi Oren,
beide Lösungen sind richtig. Wenn du deine Lösung jetzt in verilog ausdrückst (also mit | und &), dann wird das für q genauso stimmen. Wie die recht elegante Lösung der Veranstalter eben auch stimmt.

[tmx-master]

edit: Doppelte Antwort.

[oren78]

Wie die recht elegante Lösung der Veranstalter eben auch stimmt.

elegant AUF ALLE FÄLLE, jedoch gut lesbar...hmmm....naja

aber gut, ich weiß jetzt bescheid, vielen dank nochmals

[Christoph-D]

Sogar das hier sollte funktionieren, IIRC:

Code: Alles auswählen

module multiplexer(d, sel, q);
  input [3:0] d;
  input [1:0] sel;
  output q;
  assign q = d[sel];
endmodule

[oren78]

lol...wird ja immer kompakter