Simulationsproblem mit Xilinx 13.1 (discount Übung)

jack_90
Mausschubser
Mausschubser
Beiträge: 75
Registriert: 29. Sep 2009 22:38
Wohnort: Darmstadt
Kontaktdaten:

Simulationsproblem mit Xilinx 13.1 (discount Übung)

Beitrag von jack_90 »

Hi,

wir können die Simulation mit dem gegeben Daten (zB Lösungsvorschlag der discount Übung) nicht durchführen.
Das Problem tritt komischerweise erst ab dieser Übung auf. Nachdem wir die Dateien in das Projekt eingebunden haben, können wir lediglich die Testbench "test" simulieren.
"test_ram" und "test_res" bringen folgenden Fehler:

Code: Alles auswählen

ERROR:Simulator:702 - Can not find design unit test in library work located at isim/work 
Hat jemand eine Idee an was das liegen könnte. Laut Xilinx Website hat es wohl was mit der Kompilation des Tests zu tun.
Leider wissen wir aber nicht wie man das manuell ausführen kann.
Danke

Viele Grüße

Edit: Wir haben das Problem mittlerweile gelöst, indem wir ein neues Projekt erstellt haben und nur den einen benötigten Testrahmen eingebunden haben (mit den dazugehörigen Modulen).
EiSE Tutor WS 12/13

Zurück zu „Archiv“