9. Musterlösung falsch?

Stumpf.Alex
Nerd
Nerd
Beiträge: 643
Registriert: 1. Okt 2007 12:40
Wohnort: Darmstadt
Kontaktdaten:

9. Musterlösung falsch?

Beitrag von Stumpf.Alex » 13. Jan 2008 02:19

Hallo,
Ich habe mal eine Frage zur Musterlösung der 9. Übung.

Aufgabe4:
In der Aufgabe 4 wird die Endfunktion D = J Q' + K' Q angeboten. Das habe ich soweit auch. Aber bei der Schaltung sehe ich zumindest, dass D = K' Q' + J Q implementiert wurde. Ist das ein Fehler oder überseh ich da was?
Dateianhänge
9.4.JPG
Musterlösungsvorschlag der 4. Aufgabe
9.4.JPG (16.89 KiB) 1781 mal betrachtet

Stumpf.Alex
Nerd
Nerd
Beiträge: 643
Registriert: 1. Okt 2007 12:40
Wohnort: Darmstadt
Kontaktdaten:

Re: 9. Musterlösung falsch?

Beitrag von Stumpf.Alex » 13. Jan 2008 02:44

Ich hab hier noch eine Problematik in der 5. Aufgabe:

In Lösung wird T = J Q' + K Q + J K implementiert. Aber warum das? Wenn ich das richtig sehe, ist der Term J K überflüssig (geht alleine schon aus der Minimierung des KV Diagrams hervor). Ist das zur Hazardvermeidung? Und warum wurde das dann in der 4. Aufgabe nicht gemacht?
Dateianhänge
9.5.JPG
Musterlösungsvorschlag zur Aufgbabe 5
9.5.JPG (27.31 KiB) 1776 mal betrachtet

Stumpf.Alex
Nerd
Nerd
Beiträge: 643
Registriert: 1. Okt 2007 12:40
Wohnort: Darmstadt
Kontaktdaten:

Re: 9. Musterlösung falsch?

Beitrag von Stumpf.Alex » 16. Jan 2008 16:12

ahja..schon klar..keine Antwort?! :? ^^ :lol:

Benutzeravatar
AlexB
Kernelcompilierer
Kernelcompilierer
Beiträge: 487
Registriert: 8. Jul 2004 09:51
Kontaktdaten:

Re: 9. Musterlösung falsch?

Beitrag von AlexB » 16. Jan 2008 17:04

Zu Aufgabe 4: Ja, die Zeichnung ist falsch, die Leitungen von Q und Q' sind vertauscht.

Zu Aufgabe 5: Du hast Recht, ausgehend von der Gleichung wird der Term JK nicht benötigt. Im Gatterschaldbild ist er jedoch eingezeichnet. Falsch ist es dadurch aber nicht. Wäre eine hazardfreie Schaltung gefordert gewesen, hätte man diesen Ausdruck aber einbauen müssen.
Bei der gegebenen Aufgabenstellung ist die Lösung ohne JK ebenfalls korrekt.
Aktuelle Veranstaltungen
"Hardwaremodellierungssprachen" [SS 2012] - Webseite - Jetzt im TUCaN't anmelden!
TUCaN't - wenn's mal wieder länger dauert.
Bild

Benutzeravatar
paddy_hawk
Nichts ist wie es scheint
Beiträge: 23
Registriert: 24. Okt 2007 14:11

Re: 9. Musterlösung falsch?

Beitrag von paddy_hawk » 1. Feb 2008 18:14

Habe auch eine Frage zu dieser Musterlösung 9:

Aufgabe 3 b) (Timing-Diagramm):

Dazu gibt es zwei verschiedene Lösungen.
Bei der alten war der Verlauf des Master-Slave-FF bei der ersten D-Tranistion gleich dem des negativen JK-FF. Allerdings wurde dies geändert: Bei der neuen ist der Master-Slave-Ausgang dem neg. JK um eine Taktphase versetzt. Warum das denn? Wir sind das heute in der Übung nochmal durchgegangen und waren uns mit dem Tutor einig, dass die alte Lösung richtig war. ???

Was ich noch loswerden muss:
1. Wenn schon die Lösunge geändert wird und hier im Forum auf einen Fehler aufmerksam gemacht wird (siehe Beitrag von Stumpf.Alex), warum wird dieser dann nicht gleich mitbeseitigt?
Immerhin sind Fehler in der Musterlösung ohnehin ziemlich fatal, weil wohl die meisten Studenten ihre Klausurvorbereitung hauptsächlich auf die Übungen und deren Lösungen ausrichten.
2. Könnte man es evtl. einrichten, dass auf der Homepage Updates zu den Lösungen angzeigt werden (am besten direkt hinter den jeweiligen Lösugen)?

Benutzeravatar
blowfish
Sonntagsinformatiker
Sonntagsinformatiker
Beiträge: 241
Registriert: 18. Okt 2006 16:00

Re: 9. Musterlösung falsch?

Beitrag von blowfish » 1. Feb 2008 20:41

Die Lösung zur Übung 9.3b) wurde geändert, weil in der Aufgabe nach einem negativen flankengesteuerten MS-D-FlipFlop gefragt ist, welches aus JK-FlipFlops realisiert wurde (Vorsicht: nicht Latches). Damit übernimmt der Master den anliegenden Wert zur positiven Taktflanke und reicht ihn bei der negativen Taktflanke an den Slave weiter. Damit übernimmt also das ganze FlipFlop zur negativen Taktflanke den Wert, den D zur positiven Taktflanke hatte.
Ein Hemd ist Einstellungssache!

Benutzeravatar
paddy_hawk
Nichts ist wie es scheint
Beiträge: 23
Registriert: 24. Okt 2007 14:11

Re: 9. Musterlösung falsch?

Beitrag von paddy_hawk » 1. Feb 2008 22:46

Ach so, okay danke. Das mit den doppelten Flip-Flops haben wir wohl übersehn.

bashFish
Mausschubser
Mausschubser
Beiträge: 77
Registriert: 3. Okt 2007 17:38

Re: 9. Musterlösung falsch?

Beitrag von bashFish » 13. Mär 2008 16:03

Ich hätte nochmal was zur 2. Aufgabe:

1) Warum wird der Master-FF-Ausgang "P/P'" nach der Clock abgefragt?
2) Warum gibt es nach dem P nochmal ein Und-Gatter, für preset/clear, bzw. warum laufen die nicht direkt ins P
(wobei P ja eigentlich davor sein sollte, laut Folien)?
3) Warum läuft Clear/Preset nicht in den Master?

- um jeden Rat dankbar -

greetz

Benutzeravatar
Krümelmonster
Geek
Geek
Beiträge: 767
Registriert: 17. Okt 2007 13:58
Wohnort: Jossgrund

Re: 9. Musterlösung falsch?

Beitrag von Krümelmonster » 13. Mär 2008 16:52

bashFish hat geschrieben:1) Warum wird der Master-FF-Ausgang "P/P'" nach der Clock abgefragt?
Da die Latches transparent sind, muss an den Eingängen der Takt angelegt werden, damit sie pegelgesteuert reagieren.
2) Warum gibt es nach dem P nochmal ein Und-Gatter, für preset/clear, bzw. warum laufen die nicht direkt ins P
(wobei P ja eigentlich davor sein sollte, laut Folien)?
Durch das UND-Gatter nach P wird verhindert, dass bei aktiviertem clear (dann liegt am UND-Gatter eine 0 an, wegen der Invertierung)
eine 1 an den Eingang S des Slave-FFs gelangen kann. Es wäre ja möglich, dass P 1 ist, wodurch ohne das UND-Gatter ein race
entstehen würde, da der Eingang S des Slave-FFs mit einer 1 belegt wird, während durch das clear auch der Eingang R mit einer
1 belegt wird.
(Die Erklärung für das UND-Gatter nach P' ist analog für preset.)
Ein race kann es nur geben falls clear=preset=1
3) Warum läuft Clear/Preset nicht in den Master?
Durch die beiden asynchronen Eingänge soll das gesamte Speicherelement zurückgesetzt werden.
Deswegen werden die Signale hinter das Taktsignal an den UND-Gattern bei P und P' gesetzt. Dadurch
wird das asynchrone Verhalten sichergestellt. Da das transparente Slave-RS-Latch seine Ausgangssignale sofort ändert,
ist das asynchrone Verhalten sichergestellt.
Stell deinen Fuß auf einen hohen Sockel
Mach dir ein Haar aus tausend Locken
Du bleibst doch immer, was du bist!

bashFish
Mausschubser
Mausschubser
Beiträge: 77
Registriert: 3. Okt 2007 17:38

Re: 9. Musterlösung falsch?

Beitrag von bashFish » 13. Mär 2008 17:15

Richtige Antworten, nur leider nicht auf meine Verwirrungen :/
Krümelmonster hat geschrieben:
bashFish hat geschrieben:1) Warum wird der Master-FF-Ausgang "P/P'" nach der Clock abgefragt?
Da die Latches transparent sind, muss an den Eingängen der Takt angelegt werden, damit sie pegelgesteuert reagieren.
An die Eingänge, ja! Da steht aber, dass man das Verhalten der Ausgänge des Master-FF beobachten soll! Nicht den Eingang des Slaves
Krümelmonster hat geschrieben:
2) Warum gibt es nach dem P nochmal ein Und-Gatter, für preset/clear, bzw. warum laufen die nicht direkt ins P
(wobei P ja eigentlich davor sein sollte, laut Folien)?
Durch das UND-Gatter nach P wird verhindert, dass bei aktiviertem clear (dann liegt am UND-Gatter eine 0 an, wegen der Invertierung)
eine 1 an den Eingang S des Slave-FFs gelangen kann. Es wäre ja möglich, dass P 1 ist, wodurch ohne das UND-Gatter ein race
entstehen würde, da der Eingang S des Slave-FFs mit einer 1 belegt wird, während durch das clear auch der Eingang R mit einer
1 belegt wird.
(Die Erklärung für das UND-Gatter nach P' ist analog für preset.)
Ein race kann es nur geben falls clear=preset=1
Wohl auch richtig- und warum sind da doch gleich 2 in Reihe geschaltete Und's, und nich eins mit 3 Fan-In's, da wo jetzt P steht?
Krümelmonster hat geschrieben:
3) Warum läuft Clear/Preset nicht in den Master?
Durch die beiden asynchronen Eingänge soll das gesamte Speicherelement zurückgesetzt werden.
Deswegen werden die Signale hinter das Taktsignal an den UND-Gattern bei P und P' gesetzt. Dadurch
wird das asynchrone Verhalten sichergestellt. Da das transparente Slave-RS-Latch seine Ausgangssignale sofort ändert,
ist das asynchrone Verhalten sichergestellt.
Ehr - aha? Und warum laufen die jetzt nicht in den Master UND Slave, wenn du schon vom "gesamten Speicherelement zurücksetzten" redest? Hat der Master grad ne 1 gespeichert würde das dann doch nen Hazzard (oder wie man es auch immer nennen will) hervorrufen, wenn das Clear nur genau so lange aktiv ist, damit der Slave einen Zyklus zurückgesetzt wird

bashFish
Mausschubser
Mausschubser
Beiträge: 77
Registriert: 3. Okt 2007 17:38

Re: 9. Musterlösung falsch?

Beitrag von bashFish » 13. Mär 2008 17:18

Ah, btw. verwirrt mich grad das "Timing-Diagramm-Zeichnen", as well!

Malt man da blind drauf los, indem man ne Clock pinselt und einfach versucht, ein paar Zustände hinzukriegen? Oder gibt es da ein halbwegs vernünftiges Verfahren zu? Sehe leider keine Regelmäßigkeiten..

Benutzeravatar
Krümelmonster
Geek
Geek
Beiträge: 767
Registriert: 17. Okt 2007 13:58
Wohnort: Jossgrund

Re: 9. Musterlösung falsch?

Beitrag von Krümelmonster » 13. Mär 2008 17:44

bashFish hat geschrieben:
Krümelmonster hat geschrieben:
bashFish hat geschrieben:1) Warum wird der Master-FF-Ausgang "P/P'" nach der Clock abgefragt?
Da die Latches transparent sind, muss an den Eingängen der Takt angelegt werden, damit sie pegelgesteuert reagieren.
An die Eingänge, ja! Da steht aber, dass man das Verhalten der Ausgänge des Master-FF beobachten soll! Nicht den Eingang des Slaves
Die Ausgangssignale ergeben sich logischerweiße aus den Eingangssignalen. Und da die Latches transparent sind, müssen an diese noch der Takt angelegt werden. Ich glaube, wir reden aneinander vorbei. ;)
bashFish hat geschrieben:
Krümelmonster hat geschrieben:
2) Warum gibt es nach dem P nochmal ein Und-Gatter, für preset/clear, bzw. warum laufen die nicht direkt ins P
(wobei P ja eigentlich davor sein sollte, laut Folien)?
Durch das UND-Gatter nach P wird verhindert, dass bei aktiviertem clear (dann liegt am UND-Gatter eine 0 an, wegen der Invertierung)
eine 1 an den Eingang S des Slave-FFs gelangen kann. Es wäre ja möglich, dass P 1 ist, wodurch ohne das UND-Gatter ein race
entstehen würde, da der Eingang S des Slave-FFs mit einer 1 belegt wird, während durch das clear auch der Eingang R mit einer
1 belegt wird.
(Die Erklärung für das UND-Gatter nach P' ist analog für preset.)
Ein race kann es nur geben falls clear=preset=1
Wohl auch richtig- und warum sind da doch gleich 2 in Reihe geschaltete Und's, und nich eins mit 3 Fan-In's, da wo jetzt P steht?
Ach, wenn blos das dein Problem war, hätte ich ja nicht so viel schreiben brauchen ;)
Wie du weißt, ist die UND-Verknüpfung assoziativ. Geht also auch mit nur einem UND-Gatter, das drei Fan-Ins hat.
Nur finde ich es so besser strukturiert, da so auch die Bedeutungen klar getrennt sind.
1. UND-Gatter: Ausgang P berechnen.
2. UND-Gatter: Ausgang P in Abhängigkeit von clear durchlassen oder nicht.
bashFish hat geschrieben:
Krümelmonster hat geschrieben:
3) Warum läuft Clear/Preset nicht in den Master?
Durch die beiden asynchronen Eingänge soll das gesamte Speicherelement zurückgesetzt werden.
Deswegen werden die Signale hinter das Taktsignal an den UND-Gattern bei P und P' gesetzt. Dadurch
wird das asynchrone Verhalten sichergestellt. Da das transparente Slave-RS-Latch seine Ausgangssignale sofort ändert,
ist das asynchrone Verhalten sichergestellt.
Ehr - aha? Und warum laufen die jetzt nicht in den Master UND Slave, wenn du schon vom "gesamten Speicherelement zurücksetzten" redest? Hat der Master grad ne 1 gespeichert würde das dann doch nen Hazzard (oder wie man es auch immer nennen will) hervorrufen, wenn das Clear nur genau so lange aktiv ist, damit der Slave einen Zyklus zurückgesetzt wird
Da kannst du allerdings Recht haben. Dieser Fall ist auch im Timing-Diagramm enthalten.
Und zwar sobald Preset auf 1 wechselt. (Ziemlich weit rechts)
Da springt sofort auch P auf 1, obwohl der Takt zu dieser Zeit 0 ist, also keine Änderung
am ersten RS-Latch erfolgen kann.
Stell deinen Fuß auf einen hohen Sockel
Mach dir ein Haar aus tausend Locken
Du bleibst doch immer, was du bist!

Antworten

Zurück zu „Archiv“