Die Suche ergab 143 Treffer

von Herrzattacke
25. Jul 2007 08:55
Forum: Archiv
Thema: Ein paar Fragen...
Antworten: 3
Zugriffe: 1345

5: Du musst Dir nur klar sein, dass du in einem Takt immer den vorherigen Wert des ADDR Inputs in deinem Register ADDR2_REG gespeichert hast.
von Herrzattacke
25. Jul 2007 08:46
Forum: Archiv
Thema: Sprechstunde: 24. Juli?
Antworten: 1
Zugriffe: 951

Spechstunden wurden nur während des Semesters angeboten. Da der Bedarf anscheinen nicht so hoch war wie erwartet, gibt es auch keine weitere Sprechstunde. Ab der ersten Klausur ging die Sprechstundenteilnahme gegen null. Daher werden keine Sprechstunden mehr angeboten.
von Herrzattacke
25. Jul 2007 08:42
Forum: Archiv
Thema: ise ausm kleinen pc pool starten klappt nicht
Antworten: 2
Zugriffe: 1032

Wenn ich mich richtig erinnere, dann ist im E-Pool auch noch das alte System der RBG aktiv. Du loggst dich also immernoch auf einer Solaris Kiste ein, deshalb kann und wird es da auch keine Xilinx Tools geben.
von Herrzattacke
17. Jul 2007 15:57
Forum: Archiv
Thema: Kap. 5 / Folie 85
Antworten: 2
Zugriffe: 1046

Gerade bei Addressdecodern versucht man die notwendige Logik so gering wie möglich zu halten, denn sonst geht bei jedem Speicherzugriff wertvolle Zeit verloren.
von Herrzattacke
19. Jun 2007 16:44
Forum: Archiv
Thema: übung5 / parameter...
Antworten: 1
Zugriffe: 1100

Was öfters beim kopieren von Quelltext aus den Folien passiert, ist dass aus z.B 2'b01 ein 2´b01 wird. Das Hochkomma wird also durch einen Backtick ersetzt. Ich hab es eben mal schnell ausprobiert und festgestellt das der Quelltext aus den Folien funktioniert. Was die Folien verheimlichen ist, dass ...
von Herrzattacke
12. Jun 2007 14:23
Forum: Archiv
Thema: Pool-Sprechstunde fällt am 26.06.07 aus
Antworten: 0
Zugriffe: 1092

Pool-Sprechstunde fällt am 26.06.07 aus

Die Pool-Sprechstunde am Dienstag den 26.06.07 muss leider ausfallen. Davon nicht betroffen sind Vorlesung und Übung.
von Herrzattacke
6. Jun 2007 15:09
Forum: Archiv
Thema: Meinungen zur 1. Teilklausur
Antworten: 12
Zugriffe: 2631

hat er nicht, das bedeutet wohl: "when it's done"
von Herrzattacke
31. Mai 2007 15:10
Forum: Archiv
Thema: Klausurthemen
Antworten: 4
Zugriffe: 1320

wurde gestern in der Vorlesung gesagt. Ja es gibt eine Befehlsübersicht. Ansonsten sind keine Hilfsmittel zugelassen.
von Herrzattacke
31. Mai 2007 14:38
Forum: Archiv
Thema: typkonvertierungen
Antworten: 5
Zugriffe: 1693

Dann geht das wohl nur mit der zugehörigen 2-Komplement Zahl.
von Herrzattacke
31. Mai 2007 14:19
Forum: Archiv
Thema: synthetisierbare clock
Antworten: 3
Zugriffe: 1435

Taktgeneratoren werden vom Hardwarehersteller als Bibliothek bereitgestellt. oder man lötet einen Taktgenerator (einen Quartz) außen an den Chip dran. Wir gehen hier davon aus, dass wir die Clock nur in der Testbench erzeugen oder eine zur Verfügung haben. Interessierte können nachschauen (Doku) wie...
von Herrzattacke
31. Mai 2007 08:27
Forum: Archiv
Thema: modellierung der Flip-Flops
Antworten: 2
Zugriffe: 1269

Der Simulator wählt zufällig einen der beiden Always Blöcke aus und führt diesen aus. Manchmal wird also der alte Wert von MIDDLE dem OUTPUT zugewiesen manchmal der Wert von INPUT. Das ist nicht das gewünschte Verhalten das wir erzeugen wollten. Es sollte hier nocheinmal der Unterschied zwischen blo...
von Herrzattacke
31. Mai 2007 08:11
Forum: Archiv
Thema: tasks und begin-end
Antworten: 4
Zugriffe: 1416

siehe http://www.asic-world/verilog/task_func1.html Die wichtigsten Unterschiede: Tasks können beliebige viele inputs und outputs haben, functions können beliebig viele inputs aber nur einen output haben (Zuweisung des Rückgabewertes an den Funktionsnamen). Tasks können andere tasks und functions au...
von Herrzattacke
30. Mai 2007 22:21
Forum: Archiv
Thema: Klausurthemen
Antworten: 4
Zugriffe: 1320

So ist das nicht ganz richtig.

Herr Koch hat gesagt, dass die Register Synthese definitiv nicht dran kommt, aber es kann nicht schaden wenn man den Teil bis zur Register Synthese sich auch einmal angeschaut hat.
von Herrzattacke
30. Mai 2007 22:19
Forum: Archiv
Thema: tasks und begin-end
Antworten: 4
Zugriffe: 1416

Mehrzeilige Blöcke müssen immer mit begin/end eingeschlossen werden, da Verilog keine Klammern zum beschränken von Blöcken benutzt

also z.B. auch

Code: Alles auswählen

if (a == 3'b101) begin
    b <= 1'b1;
    c <= 1'b0;
    d <= 1'b1;
end
Spezialfall ist das case, hier wird dann ein endcase verwendet.
von Herrzattacke
30. Mai 2007 12:32
Forum: Archiv
Thema: negativer Shift
Antworten: 8
Zugriffe: 1740

Heute in der Vorlesung kam aber explizit nochmal der Hinweis auf diesen Thread!!! Danke dEeP-fRiEd das du diesen Fehler gefunden hast. Tatsächlich, das Beispiel wurde einfach heimlich aus den Folien entfernt... Wieso heimlich? Da steht doch Aktualisiert in Klammern dahinter. Ich hoffe das die 4 neue...

Zur erweiterten Suche